تکه هایی از این پایان نامه :

شما می توانید مطالب مشابه این مطلب را با جستجو در همین سایت بخوانید

نگهداری داده در سلول جدید

در سیکل­های نگهداری داده در سلول جدید ترانزیستور قطع کننده در حالت روشن بوده و گره  N  نیز در ولتاژ VDD  نگه داشته می­گردد (عزیزی مزرعه و همکاران 1387، 12). در حالتی که داده 1 در سلول جدید ذخیره شده ولتاژ بالا که معادل ورودی 1 برای مدار معکوس کننده ترانزیستورهای 3 و 4 می باشد از طریق گره ST  به ورودی این معکوس کننده اعمال می­گردد وسبب می گردد که ترانزیستور 3 که از نوع NMOS  بوده روشن و ترانزیستور 4 که از نوع  PMOS  می باشد خاموش گردد با روشن شدن ترانزیستور شماره 3 گره STB به زمین وصل شده و در نتیجه مقدار صفر منطقی به این گره اعمال می­گردد پس از این مرحله با در نظر داشتن این نکته که ورودی ترانزیسترو شماره 2 که از نوع  PMOS  می باشد به گرهSTB   وصل گردید سبب روشن شدن این ترانزیستور می­گردد و در نتیجه آن ولتاژ گره ST  به مقدارVDD  از طریق بایاسی که برای ترانزیستور شماره 2 هست می­رسد واین سیکل یا حلقه فیدبک مثبت که مستقر شده تا زمانی که بایاس 2 مستقر بماند سبب نگهداری و پایداری داده 1 در سلول می گردد و بدین شکل داده در سلول تا زمان خواندن از سلول باقی  می­ماند.

حال به مطالعه حالتی که در آن داده 0 در سلول ذخیره شده می پردازیم در این حالت ولتاژ در گره ST  در مقدار پایین می­باشد که این مقدار که معادل 0 منطقی می باشد به ورودی معکس کننده ترانزیستورهای 3 و 4 اعمال شده و سبب می­گردد که ترانزیستور شماره 3 خاموش شده و ترانزیستور شماره 4 روشن گردد در این زمان ترانزیستور شماره 4 که روشن شده ولتاژ گره STB را بالا و به مقدار VDD  می­کشد که در این حالت با در نظر داشتن این که ورودی ترانزیستور PMOS  شماره 2 به گره STB  متصل می باشد مقدار سطح ولتاژ بالایی که به این گره اعمال شده بود سبب خاموشی ترانزیستور شماره 2 می­گردد.

 متن فوق بخش هایی از این پایان نامه بود

می توانید به لینک پایین صفحه مراجعه نمایید:

 thesis-power-word